XCELIUM是Cadence公司推出的新一代高性能并行逻辑仿真器，主要用于数字电路和SoC系统级芯片设计验证，它支持SystemVerilog、VHDL、SystemC、e、UVM和IEEE UPF标准等多种验证语言和方法学，提供单核和多核模拟、并行增量编译、保存和恢复以及动态测试重新加载等高级验证功能。
Cadence XCELIUM采用多核并行运算技术，相比单核仿真在寄存器传输级（RTL）仿真、门级仿真及DFT仿真方面分别平均提速3倍、5倍和10倍，并具备自动优化编译流程，能自动将设计与验证测试环境代码分配至最优引擎。此外，XCELIUM集成了专有的机器学习技术，通过Xcelium Machine Learning App可以从以往的回归运行中学习并指导随机引擎，在实现相同覆盖率的前提下大幅度减少仿真次数。有需要的用户欢迎下载使用。
软件特色
1、多核并行运算能力
Xcelium支持基于多核并行运算，能够显著提高仿真性能。相比单核仿真，Xcelium在寄存器传输级（RTL）仿真、门级仿真及DFT仿真方面的性能分别平均提速3倍、5倍和10倍，从而大幅缩短了系统开发时间和系统级芯片（SoC）的设计周期。
2、自动优化编译流程
Xcelium能够自动将设计与验证测试环境代码分配至最优引擎，并自动选取最优CPU内核数目，以提高执行速度。这种自动化的编译流程进一步提升了仿真的效率。
3、 广泛的应用支持
Xcelium支持多种设计方式和IEEE标准，使得工程师无需重新编码即可提升性能，适应各种复杂的设计验证需求。
4、采用专利技术
Xcelium采用了多项专利技术，包括为快速验证收敛的SystemVerilog Testbench覆盖率和多核并行编译等，这些技术共同优化了整个SoC验证时间。
5、错误仿真引擎
Xcelium配备的错误仿真引擎能够分析电路可能出错的节点，完成注错和仿真，这对于验证环境中错误覆盖率的报告至关重要。
软件优势
1、广泛的语言支持
支持SystemVerilog、VHDL、SystemC、UVM和IEEE UPF标准。
2、同类最佳性能
自动化并行和增量构建技术，支持大型SoC设计的编译和同类最佳的模拟引擎，以实现最佳回归吞吐量，包括一个多核引擎，以加速长时间运行的测试用例。
3、通过应用加速
Xcelium应用程序，如混合信号、基于机器学习的测试压缩和功能安全，便于混合和匹配整个设计和验证周期所需的不同技术。
